Logica secuencial
- Es aquel cuyas salidas no solo dependen de sus entradas actuales, sino también de su posición o estado actual, almacenada en elementos de memoria.
Se trata de circuitos en los que aparecen lazos de “feedback” (realimentación) las salidas del circuito pueden actuar como valores de entrada.
Componentes de un CLS (Circuito lógico secuencial):
Señales de entrada y Salida (señales binarias).
Señal de Reloj.
Lógica Combinacional.
Flip flop (Biestable). Circuito multivibrador, que tiene dos estados estables y puede almacenar información.
Sus tipos son:
(FF). Elemento básico de una memoria que cambia por un cambio momentáneo de sus entradas llamado (Trigger.)
Maestro-esclavo: se construye con dos FF, uno sirve de maestro y otro de esclavo.
Disparado por flanco: pulso de reloj es el flip flop disparado por flanco.
Estado. En sistemas secuenciales la salida Z en determinado instante de tiempo ti depende de X en ese mismo instante de tiempo ti y en todos los instantes temporales anteriores.
El sistema debe disponer de elementos de memoria que permitan recordar la situación en que se encuentra (estado).
Retroalimentación: El estado actual del sistema, junto con la entrada, determinará el estado en el instante siguiente.
Existen dos tipos de sistemas secuenciales: asíncronos y síncronos
Asíncronos. Son los que pueden cambiar de estado en cualquier instante de tiempo en función de cambios en las señales de entrada.
Síncronos. son sistemas secuenciales que sólo pueden cambiar de estado en determinados instantes de tiempo, es decir, están “sincronizados” con una señal que marca dichos instantes y que se conoce como: “Señal de reloj ( (Clk).”
Propiedades de la señal de reloj Normalmente se suelen utilizar dispositivos síncronos cuyos cambios de estado se rigen por la señal de reloj.
TÉCNICAS DE REPRESENTACIÓN DE SECUENCIALES
Diagramas de transición de estados DTE Círculos: Estados Arcos: Transiciones Las salidas pueden estar asociadas a los estados o transiciones, el nombre de las entradas se puede omitir.
Latch (Lat Memori Inglet)
Es un circuito electrónico usado para almacenar información en sistemas lógicos asíncronos. Un latch puede almacenar un bit de información. Los latches se pueden agrupar, algunos de estos grupos tienen nombres especiales, como por ejemplo el 'latch quad' (que puede almacenar cuatro bits) y el 'latch octal' (ocho bits).
Pueden ser dispositivos biestables asíncronos que no tienen entrada de reloj y cambian el estado de salida solo en respuesta a datos de entrada, o bien biestables síncronos por nivel, que cuando tienen datos de entrada, cambian el estado de salida sólo si lo permite una entrada de reloj.
RC Latch
La diferencia de los conectores no necesitan una señal de reloj para su funcionamiento. El latch lógico más simple es el RS, donde R y S permanecen en estado 'reset' y 'set'.
El latch es construido mediante la interconexión retroalimentada de puertas lógicas NOR (negativo OR), o bien de puertas lógicas NAND (aunque en este caso la tabla de verdad tiene salida en lógica negativa para evitar la incongruencia de los datos). El bit almacenado está presente en la salida marcada como Q.
Se pueden dar las siguientes combinaciones de entrada: set a 1 y reset a 0 (estado 'set'), en cuyo caso la salida Q pasa a valer 1; set a 0 y reset a 0 (estado 'hold'), que mantiene la salida que tuviera anteriormente el sistema; set a 0 y reset a 1 (estado 'reset'), en cuyo caso la salida Q pasa a valer 0; y finalmente set a 1 y reset a 1, que es un estado indeseado en los biestables de tipo RS, pues provoca oscilaciones que hacen imposible determinar el estado de salida Q.
Esta situación indeseada se soluciona con los biestables tipo JK, donde se añade un nivel más de retroalimentación al circuito, logrando que dicha entrada haga conmutar a las salidas, denominándose estado de 'toggle'.
amigos hasta aquí dejaremos la entrada del día de hoy de todos modos les comparto el vídeo que te hará más fácil entender su funcionamiento:
Comentarios
Publicar un comentario